Ofram

- (12) Patent Laid-open Official Gazette (A)
- (19) Japanese Patent Office (JP)
- (11) Patent Laid-open No. Sho 60-245173
- (43) Date of Laid-open: December 4, 1985
- (51) Int. Cl.4 H 01 L 29/78 // H 01 L 21/324

Discrimination Mark:

Official Reference Number:

8422-5F

6603-5F

Request for Examination: Yes

Number of Invention: 1

(Total: 4 pages )

- (54) Title of Invention:

  Insulated gate type semiconductor device
- (21) Japanese Patent Application No. Sho 59-100251
- (22) Filing Date: May 18, 1984
- (72) Inventor: Shunpei Yamazaki c/o Semiconductor Energy Laboratory, Co., Ltd. 21-21, 7-chome Kitakarasuyama, Setagaya-ku, Tokyo
- (71) Applicant: Semiconductor Energy Laboratory, Co., Ltd. 21-21, 7-chome Kitakarasuyama, Setagaya-ku, Tokyo

## SPECIFICATION

TITLE OF INVENTION
 Insulated gate type semiconductor device

5

## 2. CLAIMS

- An insulated gate type semiconductor device wherein a channel formation region of an insulated gate type field effect transistor comprises a non-single crystal semiconductor added with hydrogen or halogen elements, a pair of impurity regions constituting a source and a drain neighboring said semiconductor has crystal growth promoted more than that of said non-single crystal semiconductor, and said regions having crystal growth promoted are provided as to extend to said channel formation region under the gate electrode.
- The insulated gate type semiconductor device of Claim 1 wherein the channel formation region added with hydrogen or halogen elements at a concentration of 1 atom% or more comprises a non-single crystal semiconductor and a semiconductor with crystal growth promoted more than that of said non-single crystal semiconductor.

# 3. DETAILED DESCRIPTION OF THE PRESENT INVENTION "Field for Industrial Use"

- 25 The present invention relates to an insulated gate type field effect semiconductor device (hereinafter referred to as IGF) utilized for a semiconductor integrated circuit, a liquid crystal display panel, etc.
- 30 "Prior Art"

IGFs utilizing single crystal silicon are widely utilized in the field of semiconductors. A typical example is Japanese Patent Pub.

No. Sho 50-1985 "SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF" invented by the present inventor. However, with regard to IGF whose channel formation region not added with hydrogen is not made of a single crystal semiconductor, but made of a non-single crystal semiconductor added with hydrogen or halogen elements at a concentration of 1 atom% or more, a typical example is shown in Japanese Pat. Appl. No. Sho 53-124021 "SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF" invented by the present inventor (filed on October 7, 1978).

IGF whose channel formation region comprises a 10 semiconductor, especially a silicon semiconductor added with hydrogen or halogen elements, has OFF-state current of  $1/10^3$  to  $1/10^5$ of that of the conventional IGF utilizing a single crystal Therefore it is believed that this IGF is used semiconductor. effectively for controlling a liquid crystal display panel. As in 15 the example above mentioned, there are three types of semiconductors as this IGF: there are a lateral channel type IGF wherein a gate electrode is formed on a semiconductor of a channel formation region, a vertical channel type IGF mentioned in Japanese Pat. Appl. 20 No. Sho 56-001767 "INSULATED GATE TYPE SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF" by the present inventor (January 9, 1981), and a conventional thin film IGF transistor type wherein a gate electrode is provided beneath a semiconductor composing a channel formation region. Compared with the latter two, the 25 structure of the former is the same as that of the conventionally Thus this IGF has a known IGF utilizing single crystal silicon. superiority that established technologies can be applied.

However, a source and a drain of this IGF should be formed not through a CVD method (including a plasma CVD method) by deposition of a thin film, but through ion implantation, etc. Donors and acceptors have to be activated by annealing under a temperature of 400 °C or less, which is the range hydrogen or halogen elements are

not deaired. In addition, improvement in reverse breakdown voltage between the source and the drain; especially between the drain and the channel formation region, is demanded.

## "Means to Solve the Problems" 5

The present invention aims to solve the problems above mentioned. A gate insulator and a gate electrode above it are selectively formed on a non-single crystal semiconductor with no or little doped impurities (hereinafter non-single crystal semiconductor 10 added with hydrogen or halogen elements is simply referred to as a semiconductor, or a non-single crystal semiconductor). Utilizing this gate electrode as a mask, impurities for the source and the drain are added by an ion implantion method or the like. example, phosphorous or arsenic is added for N channel type, and 15 boron is added for P channel type, into the non-single crystal semiconductor to constitute impurity regions. After that, strong light is irradiated at 400 °C or less to the regions added with these inactive impurities, thereby performing strong light anneal (hereinafter simply referred to as light anneal). Thus the 20 semiconductor is transformed into a semiconductor with hydrogen or halogen elements added and retained, and with crystallinity promoted more than that of the channel formation region, particularly a semiconductor with a polycrystal or single crystal structure. Moreover, by extending this crystallization to the channel formation 25 region, PI or NI junctions are made into regions with high crystallinity. In this manner, to improve breakdown voltage between the junctions and a non-single crystal semiconductor added with hydrogen or halogen elements for reducing OFF-state current, polycrystal regions or single crystal regions are provided in the 30 channel formation region near the PI or NI junction interfaces.

"Results"

As a result, in the structure of the IGF of the present invention, junction breakdown voltage of a source and a drain, especially of a drain, can be made as high as that of a single 5 crystal semiconductor. Compared with a thin film transistor including the conventional amorphous semiconductor, the breakdown voltage is higher by nearly 20 V. In addition, a gate electrode is provided above a non-single crystal semiconductor composing a channel formation region on a substrate. Active impurity regions 10 having optical Egs of 1.6 to 1.8 eV which is approximately the same as that of optical Eg (1.7 to 1.8 eV in the case of a silicon semiconductor) of this non-single crystal semiconductor are obtained. Since Eg is the same as or approximately the same as that of the channel formation region, ON-state current flows smoothly at rise time, and OFF-state current will not llikely to flow sluggishly 15 at fall time. In other words, OFF-state current is less and ON/OFF can be switched with high speed response.

The present invention is explained according to the following embodiment.

"Embodiment 1"

-20

As shown in Fig.1 (A), a quartz glass substrate of 10 cm x 10 cm large and 1.1 mm thick is utilized as a substrate (1). A non-single crystal semiconductor (2) including an amorphous structure added with hydrogen at a concentration of 1 atom or more is formed in a thickness of 0.2 μ by a plasma CVD (high frequency of 13.56 MHz, substrate temperature of 210 °C) of silane (SiH<sub>4</sub>). A silicon nitride film (3) is deposited thereon as a gate insulating film by a photo CVD method. That is, Si<sub>3</sub>N<sub>4</sub> is formed in a thickness of 1000 Å by a reaction of Si<sub>2</sub>H<sub>6</sub> with ammonia or hydrazine (a low pressure mercury lamp including a wavelength of 2537 Å and a substrate temperature of

250 °C) without utilizing mercury enhancing method.

Then portions other than a region (5) composing an IGF are removed by a plasma etching method. This reaction is performed as CF<sub>4</sub> + O<sub>2</sub> (5%) at 13.56 MHz at a room temperature. A microcrystal or polycrystal semiconductor of N+ conductivity type is deposited in a thickness of 0.3 μ on this gate insulating film. This N+ semiconductor film is removed utilizing a resist (6) by a photoetching method. Then phosphorous is added to the regions to be a source and a drain utilizing this resist and an N+ semiconductor gate electrode portion (4) as a mask by an ion implanting method at a concentration of 1 x 10<sup>20</sup> cm<sup>-3</sup>, as shown in Fig.1 (B). Thus a pair of impurity regions (7) and (8) are formed.

After the resist of the gate electride is removed, strong light (10) anneal is performed on the whole substrate. That is, light is 15 irradiated in a linear shape utilizing an extra-high pressure mercury lamp (output of 5 KW, wavelength of 250 to 600 nm, diameter of 15 mm, length of 180 mm) having a parabolic reflection mirror at its back side and a quartz cylindrical lens (focal distance of 150 cm, converging width of 2 mm, length of 180 mm) in its front. 20 irradiated part of the substrate is scanned at a speed of 5 to 50 cm/min. to have strong light irradiate to the entire surface of the large a substrate of 10 cm x 10 cm. Because phosphorous has been added to the gate electrode portion, this electrode absorbs enough light and polycrystallizes itself. 25 impurity regions (7) and (8) once dissolve and recrystallize. dissolve in the direction of scanning, that is, in the direction of As a result, X. Recrystallization is shifted (transported). compared with the case of merely heating or irradiating the entire substrate evenly, grain size of crystals can be made bigger because 30 a system of crystal grain growth has been added.

This region which has been polycrystallized reaches the entire

peripheral region of the impurity regions. As shown in the figure, the bottom of this polycrystallized region reaches even the substrate (1). As shown by broken lines (11) and (11'), the polycrystallized regions extend into the channel formation region beyond junction interfaces (17) and (17') of the impurity regions 5 (7) and (8) by 0.3 to 3  $\mu$ . Morphological interfaces (15) and (15') are provided under the gate electrode. That is, the ends (15) and (15') extend into the channel formation region beyond the ends of the gate electrode (16) and (16'). Because N (7), (8) - I (2)junction interfaces (17) and (17') are provided inside of the 10 crystallized region, high breakdown voltage against the reverse bias is gained so that high breakdown voltage IGF can be formed. crystallized semiconductor region in the I type semiconductor can be determined by scanning speed and intensity (the level of 15 irradiation) of light anneal.

In the figure, after the process in Fig.1 (B), PIQ is coated on the whole surface in a thickness of 2  $\mu$ , and formed as electrode holes (13) and (13'), then as ohmic contact of aluminum and its leads (14) and (14'). In the process of forming these (14) and (14') being a second layer, they can be connected with the gate electrode (4).

As a result of this light anneal, sheet resistance of the impurity regions changed from 4 x  $10^{-3}$  ( $\Omega$ cm)<sup>-1</sup> before light irradiation to 1 x  $10^{+2}$  ( $\Omega$ cm)<sup>-1</sup>. This change in the electric conductivity characteristic is clearly shown.

As shown in curved line (21) of Fig.2, drain breakdown voltage can be made up to 60 V in the case that the length of the channel formation region is 10  $\mu$  and the width of the channel is 1 mm. This is a condition when the gate voltage is at  $V_{GG}$  = 10 V. This drain breakdown voltage is a great improvement compared with the conventionally known thin film transistor wherein junction region of

an amorphous structure has drain breakdown voltage widely varying from 30 to 50 V.

#### "Effects"

Because the present invention utilizes the manufacturing process of forming and processing films gradually from lower levels, large-area large-scale integration is realized. Therefore as many as 500 x 500 pieces of IGFs can be formed in a 30 cm x 30 cm panel, and can be utilized as IGFs for controlling liquid crystal display elements.

A semiconductor which has been polycrystallized or single crystallized by light anneal process is extended to the channel formation region. As a result, the drain breakdown voltage is increased more than that of the conventional method, by 20 V or more.

As this light anneal utilizes ultraviolet rays, crystallization from the surface of the semiconductor to the portion inside is promoted. Thus electric current flowing through the channel formation region near the gate insulating film to the fully polycrystallized or single crystallized impurity regions near the surface can be controlled with no problem.

Single crystal semiconductors are not at all utilized as substrates. Thus the portion inside of the channel formation region apart from the source and the drain can keep the state as a non-single crystal semiconductor without being influenced by the light irradiation anneal process. Therefore OFF-state current can be made 1/103 to 1/104 of that of a single crystal semiconductor.

Because the source and the drain are formed by light anneal after formation of the gate, the interface with the gate insulator will not be contaminated and its characteristic is stable. Unlike the conventional method, not only quartz glass but also soda glass, and a heat endurable organic film can be utilized as optional substrate materials.

The formation of a semiconductor - a gate insulator - a gate electrode comprising a channel formation region of interfaces of different materials and the processes in the same reaction chamber can be performed without being exposed to the air. Thus it is characterized in that interface traps are rarely generated.

In the present invention, it is preferable that each impurity concentration of oxygen, carbon and nitrogen in the non-single crystal semiconductor of the channel formation region is 5 x  $10^{18}$  cm<sup>-3</sup> or less. In the conventionally known IGF, impurities are mixed in the channel layer at a concentration of 1 to 3 x  $10^{20}$  cm<sup>-3</sup>. In the case of utilizing an amorphous silicon semiconductor, life time of carriers, especially that of holes, are shortened. Thus in terms of characteristics, current flown is as little as 1/3 or less of that of the present invention. In addition, hysteresis characteristic is observed when drain electric field is applied at 2 x  $10^6$  V/cm or more to  $I_{DD}$  -  $V_{GG}$  characteristic. On the other hand, when oxygen is 5 x  $10^{18}$  cm<sup>-3</sup> or less, hysteresis is not observed even with an electric potential of 3 x  $10^6$  V/cm.

## 20 4. BRIEF DESCRIPTION OF THE FIGURES

∶5

Fig.1 shows cross sectional views of the manufacturing process of the insulated gate field effect semiconductor device of the present invention.

Fig.2 shows characteristic of drain current - drain voltage.

Applicant

Semiconductor Energy Laboratory, Co., Ltd.

Representative: Shunpei Yamazaki

## ⑩日本国特許庁(JP)

#### ①特許出願公開

# @ 公開特許公報(A) 昭60-245173

審査請求 有

@Int\_Cl\_4

識別記号

庁内整理番号

❷公開 昭和60年(1985)12月4日

発明の数 1

(全4頁)

H 01 L 29/78 H 01 L 21/324

8422-5F 6603-5F

❷発明の名称

絶縁ゲイト型半導体装置

②特 願 昭59-100251

②出 顧 昭59(1984)5月18日

 舜 平

東京都世田谷区北烏山7丁目21番21号 株式会社半導体工

ネルギー研究所内

の出 願 人

株式会社 半導体エネ

東京都世田谷区北烏山7丁目21番21号

ルギー研究所

뗰

明 概 掌

1. 発明の名称

追録ゲイト型半導体装置

- 2.特許請求の範囲
  - 1. 絶縁ゲイト型電界効果トランジスタのチャネル形成領域は水素またはハロゲン元素が添加された非単結晶半導体よりなり、核半導をに 接後するソースおよびドレインを構成する一 対の不純物領域は約記非単結晶半導体よりも 結晶化が助長されて設けられ、かつ談結晶と が助長されて設けられた領域は約記ケイト電 低下のチャネル形成領域の内部にわたって設 けられたことを特徴とする絶縁ゲイト型半導 体装置。
  - 2. 特許関求の範囲第1項において、水素または ハロゲン元素が1原子外以上の過度に添加さ れたチャネル形成領域は非単結晶半導体と核 半導体に比べて結晶化が助長されて設けられ た半導体とにより設けられたことを特徴とす る絶縁ゲィト型半導体装置。

3.発明の詳細な説明

『産業上の利用分野』

本発明は半導体集積回路、液晶更示パネル等に 用いられる絶様ゲイト型電界効果半導体装置(以 下IGP という)に関する。

「従来の技術」

単結晶珪素を用いた[GF は広く半導体分野に用いられている。その代表例は本発明人の発明になる特公明50―1986」半導体装置およびその作製方法」である。しかしチャネル形成領域を単結晶半導体を用いるのではなく、水震またはハロゲン元素が1原子%以上の過度に添加された非単結晶半退体により設けられたIGF は本発明人の出層による特團昭53~12402」「半導体装置およびその作製方法」(昭和53年10月7日出層)がその代表例である。

かかる水素またはハロゲン元素が添加された半 運体特に珪素半導体がチャネル形成領域に用いら れたIGF は、オフ電波が従来より公知の単結晶半 運体を用いた場合に比べて10°~10°分の1も小

(1)

(2)

しかし値方、かかるICF においては、ソース、ドレインの作製をCVD 法(プラズマCVD 法を含む)により得限のディポジッションにより行うのでは、なくイオン往入等により添加し、かつその添加物を400 で以下の水素またはハロゲン元素が脱気し

(3)

#### 「作用」

その結果、本発明の1CF の構造は、ソース、ドレイン、特にドレインの接合耐圧を単結晶半導体と同様に高くすることができ、従来のアモルファス半導体を含む環膜トランジスタに比べ20V 近くも向上させることができた。加えてゲイト電極が基板上のチャネル形成領域を構成する非単結晶半導体の上方に設けられ、かつこの半導体の光学的

ない温度範囲でアニールにより活性のドナーまた , はアクセプタとしなければならない。

加えて、ソース、ドレイン、特にドレインとチャネル形成領域との間での逆耐圧の向上が求められている。

## 「問題を解決するための手段」

本党のものなった。 大田 ののものなった。 大田 ののものなった。 大田 ののものなった。 大田 ののものなった。 大田 ののものなった。 大田 ののものなった。 大田 ののは、 大田 のいは、 田 の

(4)

Eg( 建業半導体の場合1.7 ~1.8e V) に対し1.6 ~ 1.8e V と殆ど同じ光学的Bgを有しかつ活性な不被物機域を得ることができた。かくのごとく、8g がチャネル形成領域と同じまたは既略同じであるため、1GF の「ON」、「OFF 」に対しオン電波が立ち上がり時に近れにくかったり、また他方、電波がからでするがない、いわゆるオフ電流が少なく、かつオン、オフを高速応答で行うことができた。

以下に実施例により本発明を説明する。 「実施例1」

基板(1) として第1図(A) に示すごとく、厚さ1.1mm の石英ガラス基板10cm×10cmを用いた。この上面に、シラン(S1UA)のプラズマCVD(高周彼数13.56MBz、基版温度210 で) により水紫が1原子外以上の機度に添加されたアモルファス構造を含む非単結晶半導体(2) を0.2 リの厚さに形成した。さらにこの上面に先CVD 法により変化珪素膜(3)をゲイト連転膜として積順した。即ちSiate。とアンモニアまたはヒドラジンとの反応(2537人の彼

長を含む低圧水銀灯、基板温度250 で)により、 SiaN。 を水銀増感法を用いることなしに1000人の 厚さに作製した。

この後、IGP を形成する領域(5) を除く他部を
アラズマエッチング法により除去した。反応はCP。
+0=(5%)で13.56MBz、室温で行った。このゲイト
複雑股上にN\*の冪電型の微結晶または多結晶半海体を0.3 μの厚さに積層した。このN\*の半導体を0.3 μの厚さに積層した。このN\*の半導体とした後、このレジストとN\*半導体のゲイトを監
出した後、このレジストとN\*半導体のゲイトと
部(4) とをマスクとしてソース、ドレイソとなら
領域にイオン住入法により 1×10\*\*cm-\*\*の運転に
第1図(B) に示すごとくリンを添加し、一対の不
純物領域(7)。(8) を形成した。

さらにこの基板全体に対し、ゲイト電極のレジストを除去した後、強光(10)の光アニールを行った。即ち、超高圧水壌灯(出力5kk)、放長250~600km、光径15kmが、思さ180km)に対し裏面側は放物面の反射鏡を用い前方に石英のシリンドリカルレンズ(焦点距離150cm,集光部巾2mm,長さ180km)に

(7)

はゲイト電極の婚部(16)、(16')よりもチャネル形成領域内側にわたって設けられている。かくのごとく、11(7)、(8)—1(2)接合界面(17)、(17')が結晶化領域内部に設けられているため、逆パイアスに対し接合の破壊電圧が大きくなり高耐圧IGFを作ることができた。この「型半導体内の結晶化学環体の領域の程度は光アニールの定在スピード、強度(照度)によって決めることができる。

図面においては、この第1図(8) の工程の後、P1Q を全面に2μの厚さにコートし、さらに電極穴(13)(13') に形成した後、アルミニュームのオームコンタクトおよびそのリード(14).(14')を形成している。この2層目の(14).(14')の形成の際、ゲィト電極(4) と連結してもよい。

この光アニールの結果、不純物領域のシート抵 流が光限射前の(×10<sup>-2</sup>(Ωcm) <sup>-1</sup>より l ×10<sup>-2</sup> (Ωcm) <sup>-1</sup>に比べ光限射アニールの後の電気伝導 度特性の変化により明らかにすることができた。

さらにそのドレイン耐圧は第 2 図曲線(21)に示されるごとく、チャネル形成領域の長さが10 μの

より線状に照射部を構成した。この照射部に対し 基板の照射面を5~50cm/分の速度例えば10cm/ 分の速さで走套(スキャン)し、登板10cm×10cm の全面に強光が照射されるようにした。

かくするとゲイト電極部はゲイト電極側にリンが多量に添加されているため、この電極は十分光を吸収し多結晶化した。また不能物領域(7)、(8)は一度溶融し用結晶化することにより走査する方向に溶融、再結晶がシフト(移動)させた。その結果単に全面に均一に加熱または光照射するのみに比べ、成長機構が加わるため結晶粒径を大きくすることができた。

この勢光アニールにより多結晶化した領域を、不統物領域の外側の全領域にまで及ぼしめた。このため図面に示されるごとく、その庭面は基板(1)上にまで至り、破線(11).(11')に示したごとく、不純物領域(7),(8) の接合界面(17).(17')よりもチャネル形成領域に0.3~3 μの深さにわたって設けられ、モホロジ的な界面(15),(15')はゲィト電脈下に設けられている。即ちその適部(15)(15')

(8)

場合、チャネル市がlace の条件下において、60V まで作ることができた。これはゲイト電圧 V 4 c = 10V とした時の条件である。

これはこの接合領域がアモルファス構造の従来 より公知の薄膜トランジスケにおいては、30~50 リと大きくばらつくことを考えると、大きな進歩 であった。

#### 「劫集」

本発明は下側から漸次被膜を形成し風工するという製造工程を採用したため、大面積大規模無積化を行うことが可能になった。そのため大面積例えば30cm×30cmのパネル内に500×500ケの1GFの作製すらも可能とすることができ、液晶表示案子の制福用1GFとして応用することができた。

光アニールプロセスにより多結晶化または単結晶化した半導体をチャネル形成領域にまで延在させた。このためドレイン耐圧を従来より20V以上

この光アニールを繋外級で行うため、半導体の 要面より内部方向への結晶化を助長させた。この

(10)

.


基板として単結基率導体をまったく用いていない。このため光照射アニール工程に関し、チャネル形成領域のソース、ドレインより離れた内部はまったく何等の影響を受けず非単結晶半導体の状態を保持できる。そのためオフ電波を単結晶半導体の1/10°~1/10°にすることができた。

ゲイトを作った後ソース、ドレインを光アニールで作型するため、ゲイト追縁物界面に汚物が付着することがなく特性が安定していた。

さらに従来より公知の方法に比べ、基板材料と して石美ガラスのみならず任意の基板であるソー ダガラス、耐熱性有額フィルムをも用いることが できる。

異種材料界面であるチャネル形成領域を構成する半球体―ゲイト追録物―ゲイト電極の形成と同一反応炉内でのプロセスにより、大気に触れさせ

(11)



なお本発明において、チャネル形成領域の非単語を発明において、デューンのでは、対象素のいことが好きない。関係によっては、対象を表現のにはない。関係によった、アモルファスをおり、のでは、カウンでは、カウンのでは、カウンのでは、カウンでは、カウ

## 4. 図面の簡単な説明

第1図は本紀明の絶縁ゲイト型電界効果半導体 装置の製造工程の縦断両図を示す。

「第2図はドレイン電視―ドレイン電圧の特性を 示す。

(12)

